|
┊佐岸|佑转┊ 功勋战将 VIP Member
 
第三届优秀版主 - UID
- 65015
- 帖子
- 3167
- 精华
- 14
- 财富
- 18682
- 荣誉金币
- 169 枚
- 阅读权限
- 240
- 注册时间
- 2006-7-19
|
2楼
大 中
小 发表于 2006-10-4 22:45 只看该作者
----让心情一起飞扬! C% v. ~. f/ e5 J; _4 Q 引用:. W- A, S7 D* v4 ^( O新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛----让心情一起飞扬 M7 B9 l; }$ Y5 f. x
www.69699.org" Z* A2 Z0 g) x% A
+ T8 m( Z+ Y: x! R; r# s) p* [69中文之家 / 69 Chinese Nets----让心情一起飞扬1 V* i" A. R u8 J0 r' I5 B
10.指令集
; m4 f4 [% i1 Q8 A/ V+ K----让心情一起飞扬
1 ?. Y6 @3 {0 a新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛
2 g/ X0 l% s4 x, t69中文之家 / 69 Chinese Nets
# ~$ p1 o, M: b----让心情一起飞扬 （1）CISC指令集
2 j, Q0 n' F# c$ k新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛' r1 x% O7 y: f! J. R
CISC指令集，也称为复杂指令集，英文名是CISC，（Complex Instruction Set Computer的缩写）。在CISC微处理器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。其实它是英特尔生产的x86系列（也就是IA-32架构）CPU及其兼容CPU，如AMD、VIA的。即使是现在新起的X86-64（也被成AMD64）都是属于CISC的范畴。
1 m: ]: I: N2 _, d( j3 ^新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛# U9 u0 m8 f& r
* c5 l7 S1 a7 ~4 ]1 c新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛6 o* H& t& ]- _2 u9 n! v& R8 @3 k% F
要知道什么是指令集还要从当今的X86架构的CPU说起。X86指令集是Intel为其第一块16位CPU(i8086)专门开发的，IBM1981年推出的世界第一台PC机中的CPU—i8088(i8086简化版)使用的也是X86指令，同时电脑中为提高浮点数据处理能力而增加了X87芯片，以后就将X86指令集和X87指令集统称为X86指令集。 新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛6 w( }; a: x$ T) b1 e0 j5 W2 H+ X
4 c6 C2 \0 n* N5 V----让心情一起飞扬 虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到过去的PII至强、PIII至强、Pentium 3，最后到今天的Pentium 4系列、至强（不包括至强Nocona），但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。由于Intel X86系列及其兼容CPU（如AMD Athlon MP、）都使用X86指令集，所以就形成了今天庞大的X86系列及兼容CPU阵容。x86CPU目前主要有intel的服务器CPU和AMD的服务器CPU两类。
2 y! h8 Z/ i9 d: l9 u# ?7 X2 z----让心情一起飞扬新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛4 W7 J' v& }0 I6 S3 z6 o# n. {. k
新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛! A2 h% N/ N# |) M
! V1 E: R- e" b69中文之家 / 69 Chinese Nets （2）RISC指令集 69中文之家 / 69 Chinese Nets/ }3 c' b8 q' |; V
----让心情一起飞扬& ^4 @* m7 d% U4 ^* ]4 H7 X
RISC是英文“Reduced Instruction Set Computing ” 的缩写，中文意思是“精简指令集”。它是在CISC指令系统基础上发展起来的，有人对CISC机进行测试表明，各种指令的使用频度相当悬殊，最常使用的是一些比较简单的指令，它们仅占指令总数的20％，但在程序中出现的频度却占80％。复杂的指令系统必然增加微处理器的复杂性，使处理器的研制时间长，成本高。并且复杂指令需要复杂的操作，必然会降低计算机的速度。基于上述原因，20世纪80年代RISC型CPU诞生了，相对于CISC型CPU ,RISC型CPU不仅精简了指令系统，还采用了一种叫做“超标量和超流水线结构”，大大增加了并行处理能力。RISC指令集是高性能CPU的发展方向。它与传统的CISC(复杂指令集)相对。相比而言，RISC的指令格式统一，种类比较少，寻址方式也比复杂指令集少。当然处理速度就提高很多了。目前在中高档服务器中普遍采用这一指令系统的CPU，特别是高档服务器全都采用RISC指令系统的CPU。RISC指令系统更加适合高档服务器的操作系统UNIX，现在Linux也属于类似UNIX的操作系统。RISC型CPU与Intel和AMD的CPU在软件和硬件上都不兼容。
5 q, d" c# z q1 T. V1 S新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛
$ Z( F2 `& G3 ?4 ~新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛3 b- t+ B& F2 H' e4 O& X% C
* X4 a. E5 b! K! r新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 目前，在中高档服务器中采用RISC指令的CPU主要有以下几类：PowerPC处理器、SPARC处理器、PA-RISC处理器、MIPS处理器、Alpha处理器。 新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛. n4 V& F( I, N2 J W6 x
; X' w: y3 R a6 c$ n& I0 Nwww.69699.org
) q+ I. `9 U7 M4 I, L新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛
2 [1 Z6 ~7 a. V* d新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 （3）IA-64 www.69699.org: o7 y. _/ ~$ x! K8 z+ P) a
69中文之家 / 69 Chinese Nets4 K- V# p9 O/ k- a D
1 L; V8 [2 N: [/ n# u4 z5 }新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛----让心情一起飞扬, d4 B. e# X( G( ]- ^2 `3 W+ o
EPIC（Explicitly Parallel Instruction Computers，精确并行指令计算机）是否是RISC和CISC体系的继承者的争论已经有很多，单以EPIC体系来说，它更像Intel的处理器迈向RISC体系的重要步骤。从理论上说，EPIC体系设计的CPU，在相同的主机配置下，处理Windows的应用软件比基于Unix下的应用软件要好得多。
3 ^0 ?: E' D+ v* o9 K2 _1 @4 C1 R新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛69中文之家 / 69 Chinese Nets5 a) A0 b7 @8 z! e( |* O
新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛& H2 r9 d5 X! L' n n J, ?
; u! W* f! F% t Intel采用EPIC技术的服务器CPU是安腾Itanium（开发代号即Merced）。它是64位处理器，也是IA－64系列中的第一款。微软也已开发了代号为Win64的操作系统，在软件上加以支持。在Intel采用了X86指令集之后，它又转而寻求更先进的64-bit微处理器，Intel这样做的原因是，它们想摆脱容量巨大的x86架构,从而引入精力充沛而又功能强大的指令集，于是采用EPIC指令集的IA-64架构便诞生了。IA-64 在很多方面来说，都比x86有了长足的进步。突破了传统IA32架构的许多限制，在数据的处理能力，系统的稳定性、安全性、可用性、可观理性等方面获得了突破性的提高。
! p' \) g! E, u8 e2 v g# X; ]6 y% R新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛
5 F0 ~5 o% F- z' ^新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 69中文之家 / 69 Chinese Nets$ \, G1 \& X# o7 u5 g& J* s* a
; a6 Z, j9 v( q- j/ i
IA-64微处理器最大的缺陷是它们缺乏与x86的兼容，而Intel为了IA-64处理器能够更好地运行两个朝代的软件，它在IA-64处理器上（Itanium、Itanium2 ……)引入了x86-to-IA-64的解码器，这样就能够把x86指令翻译为IA-64指令。这个解码器并不是最有效率的解码器，也不是运行x86代码的最好途径（最好的途径是直接在x86处理器上运行x86代码），因此Itanium 和Itanium2在运行x86应用程序时候的性能非常糟糕。这也成为X86-64产生的根本原因。 新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛0 `8 W( o+ X, r4 h
69中文之家 / 69 Chinese Nets% Z) z. @7 Y; k
2 n& E5 l7 M! `8 e新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛www.69699.org; x9 k5 h! M# j/ g
（4）X86-64 （AMD64 / EM64T） 新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛# Z6 S1 o2 m6 S( H: ]
- U" v( C: ^+ y0 c新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛
+ i2 G6 ?5 I4 v2 F+ i5 i) W
: S/ Z, @/ e. x4 Iwww.69699.org AMD公司设计，可以在同一时间内处理64位的整数运算，并兼容于X86-32架构。其中支持64位逻辑定址，同时提供转换为32位定址选项；但数据操作指令默认为32位和8位，提供转换成64位和16位的选项；支持常规用途寄存器，如果是32位运算操作，就要将结果扩展成完整的64位。这样，指令中有“直接执行”和“转换执行”的区别，其指令字段是8位或32位，可以避免字段过长。 ; C" m( k# u. T) |: E! e
69中文之家 / 69 Chinese Nets8 y# s% E; C; ~( i( H) G7 s- ?
www.69699.org6 r+ x& ^: ^1 S0 O/ s" R
1 g. c: U4 T* ~www.69699.org x86-64（也叫AMD64）的产生也并非空穴来风，x86处理器的32bit寻址空间限制在4GB内存，而IA-64的处理器又不能兼容x86。AMD充分考虑顾客的需求，加强x86指令集的功能，使这套指令集可同时支持64位的运算模式，因此AMD把它们的结构称之为x86-64。在技术上AMD在x86-64架构中为了进行64位运算，AMD为其引入了新增了R8-R15通用寄存器作为原有X86处理器寄存器的扩充，但在而在32位环境下并不完全使用到这些寄存器。原来的寄存器诸如EAX、EBX也由32位扩张至64位。在SSE单元中新加入了8个新寄存器以提供对SSE2的支持。寄存器数量的增加将带来性能的提升。与此同时，为了同时支持32和64位代码及寄存器，x86-64架构允许处理器工作在以下两种模式：Long Mode(长模式)和Legacy Mode(遗传模式)，Long模式又分为两种子模式(64bit模式和Compatibility mode兼容模式)。该标准已经被引进在AMD服务器处理器中的Opteron处理器。
6 C6 w' K6 ~ M, i
. C! I; N2 t% o- S新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 8 J& W5 E! I7 j- B1 I) s% A+ J/ K
新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛5 P; D4 \1 B# J7 m% G& m
而今年也推出了支持64位的EM64T技术，再还没被正式命为EM64T之前是IA32E，这是英特尔64位扩展技术的名字,用来区别X86指令集。Intel的EM64T支持64位sub-mode，和AMD的X86-64技术类似，采用64位的线性平面寻址，加入8个新的通用寄存器（GPRs），还增加8个寄存器支持SSE指令。与AMD相类似，Intel的64位技术将兼容IA32和IA32E，只有在运行64位操作系统下的时候，才将会采用IA32E。IA32E将由2个sub-mode组成：64位sub-mode和32位sub-mode，同AMD64一样是向下兼容的。Intel的EM64T将完全兼容AMD的X86-64技术。现在Nocona处理器已经加入了一些64位技术，Intel的Pentium 4E处理器也支持64位技术。
% z0 S$ l& s1 `/ r/ E/ M% |0 L----让心情一起飞扬
& o: t& I% W6 j7 ^0 {1 o69中文之家 / 69 Chinese Nets
" w/ m6 D _0 s. p: E3 j69中文之家 / 69 Chinese Nets
) H9 D: I4 H( [& P2 Y----让心情一起飞扬 应该说，这两者都是兼容x86指令集的64位微处理器架构，但EM64T与AMD64还是有一些不一样的地方，AMD64处理器中的NX位在Intel的处理器中将没有提供。
' [4 G5 x6 h( g, ~' W新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛
: M/ U: H* y! M, f' \; J& ]5 A h5 A
) f- d/ `" |6 V0 X5 u" Fwww.69699.org
# l5 b) {# ^" j! n4 k新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 11.超流水线与超标量 新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛$ R+ [% {4 s. H9 c( [7 E
* ^5 g6 J8 X1 u7 b
在解释超流水线与超标量前，先了解流水线(pipeline)。流水线是Intel首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由5—6个不同功能的电路单元组成一条指令处理流水线，然后将一条X86指令分成5—6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。经典奔腾每条整数流水线都分为四级流水，即指令预取、译码、执行、写回结果，浮点流水又分为八级流水。 69中文之家 / 69 Chinese Nets4 b' p) N- c; k" O3 b: O! c
$ V9 w+ n5 A# C) H0 H, _$ Zwww.69699.org www.69699.org/ l' K4 j# O* {! V
. d% P& T# C9 o, ?* b$ ? q新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 超标量是通过内置多条流水线来同时执行多个处理器，其实质是以空间换取时间。而超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作，其实质是以时间换取空间。例如Pentium 4的流水线就长达20级。将流水线设计的步(级)越长，其完成一条指令的速度越快，因此才能适应工作主频更高的CPU。但是流水线过长也带来了一定副作用，很可能会出现主频较高的CPU实际运算速度较低的现象，Intel的奔腾4就出现了这种情况，虽然它的主频可以高达1.4G以上，但其运算性能却远远比不上AMD 1.2G的速龙甚至奔腾III。
. R4 R7 O+ I1 ]% \) \www.69699.org新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛3 c3 K( _3 r0 ?! u
' V- l. q. t' a& {7 p9 r----让心情一起飞扬新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛7 I; }, A. W, m) k* T, u2 ]
12.封装形式
) F0 J, {. v3 x; Rwww.69699.org新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛; p3 @: `2 B3 e
CPU封装是采用特定的材料将CPU芯片或CPU模块固化在其中以防损坏的保护措施，一般必须在封装后CPU才能交付用户使用。CPU的封装方式取决于CPU安装形式和器件集成设计，从大的分类来看通常采用Socket插座进行安装的CPU使用PGA(栅格阵列)方式封装，而采用Slot x槽安装的CPU则全部采用SEC(单边接插盒)的形式封装。现在还有PLGA(Plastic Land Grid Array)、OLGA(Organic Land Grid Array)等封装技术。由于市场竞争日益激烈，目前CPU封装技术的发展方向以节约成本为主。 69中文之家 / 69 Chinese Nets) I" j7 k! C' v% {: u
69中文之家 / 69 Chinese Nets6 K5 L- u; p# R5 ]# n
新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛- n: T' L& N4 F3 i; X9 s
www.69699.org2 V+ ~- }, I' P
) j3 `$ A8 m3 W* Y" _69中文之家 / 69 Chinese Nets
8 L0 N, D0 }9 N4 w) l" U+ ?" u新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 13、多线程 新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛0 W% D( `# Z/ Q) T, z: p8 [0 }
69中文之家 / 69 Chinese Nets, j3 l( f" O! @
0 i$ ^5 T p# b" Z8 H. t5 y; P9 M新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛69中文之家 / 69 Chinese Nets4 ?- r1 c0 j8 y7 k5 h
同时多线程Simultaneous multithreading，简称SMT。SMT可通过复制处理器上的结构状态，让同一个处理器上的多个线程同步执行并共享处理器的执行资源，可最大限度地实现宽发射、乱序的超标量处理，提高处理器运算部件的利用率，缓和由于数据相关或Cache未命中带来的访问内存延时。当没有多个线程可用时，SMT处理器几乎和传统的宽发射超标量处理器一样。SMT最具吸引力的是只需小规模改变处理器核心的设计，几乎不用增加额外的成本就可以显著地提升效能。多线程技术则可以为高速的运算核心准备更多的待处理数据，减少运算核心的闲置时间。这对于桌面低端系统来说无疑十分具有吸引力。Intel从3.06GHz Pentium 4开始，所有处理器都将支持SMT技术。 新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛7 D% }! u* \/ z! G* w* C: u
69中文之家 / 69 Chinese Nets4 C, [- E! T, J) X( u8 \
新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛- ~2 b, I& \& _' a7 l v7 f
( F% R- B' C% A9 h69中文之家 / 69 Chinese Nets 14、多核心
! ~3 R ~+ g: v' w4 b5 E7 \% J69中文之家 / 69 Chinese Nets
6 T6 n& M4 t# G5 U' m69中文之家 / 69 Chinese Nets
8 B- f" b0 V- m- {! K, \----让心情一起飞扬新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛2 @8 N" c1 N. O4 B" _, F1 v
多核心，也指单芯片多处理器（Chip multiprocessors，简称CMP）。CMP是由美国斯坦福大学提出的，其思想是将大规模并行处理器中的SMP（对称多处理器）集成到同一芯片内，各个处理器并行执行不同的进程。与CMP比较， SMT处理器结构的灵活性比较突出。但是，当半导体工艺进入0.18微米以后，线延时已经超过了门延迟，要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行。相比之下，由于CMP结构已经被划分成多个处理器核来设计，每个核都比较简单，有利于优化设计，因此更有发展前途。目前，IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP结构。多核处理器可以在处理器内部共享缓存，提高缓存利用率，同时简化多处理器系统设计的复杂度。
9 ^3 k7 S: p) U0 t. M新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛
: C- Z2 D/ d$ \" q2 f新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛
; U2 e& h5 a0 t( ewww.69699.orgwww.69699.org7 H8 M- I* b/ P5 e( l
2005年下半年，Intel和AMD的新型处理器也将融入CMP结构。新安腾处理器开发代码为Montecito，采用双核心设计，拥有最少18MB片内缓存，采取90nm工艺制造，它的设计绝对称得上是对当今芯片业的挑战。它的每个单独的核心都拥有独立的L1，L2和L3 cache，包含大约10亿支晶体管。 www.69699.org, Q) ~! l( Q. L
( _' ?5 a# v5 d8 \) {
. u$ |5 D! w( |: Z2 t新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛/ W p& B+ S2 ~7 o5 E% q6 a* L0 w
15、SMP 69中文之家 / 69 Chinese Nets Z/ T2 P5 u7 b; _
( q7 `4 V0 O/ x, s9 p+ swww.69699.org 新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛# ?8 D" {% \* ]! H& T1 B. p
( ~% I7 \- u: T% A69中文之家 / 69 Chinese Nets SMP（Symmetric Multi-Processing），对称多处理结构的简称，是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构。在这种技术的支持下，一个服务器系统可以同时运行多个处理器，并共享内存和其他的主机资源。像双至强，也就是我们所说的二路，这是在对称处理器系统中最常见的一种（至强MP可以支持到四路，AMD Opteron可以支持1-8路）。也有少数是16路的。但是一般来讲，SMP结构的机器可扩展性较差，很难做到100个以上多处理器，常规的一般是8个到16个，不过这对于多数的用户来说已经够用了。在高性能服务器和工作站级主板架构中最为常见，像UNIX服务器可支持最多256个CPU的系统。 69中文之家 / 69 Chinese Nets/ r* T: A% I8 L
6 C) v" T& M8 b7 p% N1 W" ]
0 I- b6 s" J( R% |9 C----让心情一起飞扬----让心情一起飞扬, i) Y7 |0 [. ~0 l
构建一套SMP系统的必要条件是：支持SMP的硬件包括主板和CPU；支持SMP的系统平台，再就是支持SMP的应用软件。
: V. S1 B/ b, D新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛/ {& X. `# ^" ]' A
3 t9 G5 q' [4 W/ j# \& ^www.69699.org新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛! [2 x3 k2 P7 H# J2 o# ^
为了能够使得SMP系统发挥高效的性能，操作系统必须支持SMP系统，如WINNT、LINUX、以及UNIX等等32位操作系统。即能够进行多任务和多线程处理。多任务是指操作系统能够在同一时间让不同的CPU完成不同的任务；多线程是指操作系统能够使得不同的CPU并行的完成同一个任务。 + B" N/ y( X0 J# T, i
www.69699.org# k9 m( e1 Z5 |& l! h1 S* A
69中文之家 / 69 Chinese Nets8 ], t0 Y5 f8 ?4 ~5 C' N, }
8 a, r* _0 C9 z) A r* C新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 要组建SMP系统，对所选的CPU有很高的要求，首先、CPU内部必须内置APIC（Advanced Programmable Interrupt Controllers）单元。Intel 多处理规范的核心就是高级可编程中断控制器（Advanced Programmable Interrupt Controllers--APICs）的使用；再次，相同的产品型号，同样类型的CPU核心，完全相同的运行频率；最后，尽可能保持相同的产品序列编号，因为两个生产批次的CPU作为双处理器运行的时候，有可能会发生一颗CPU负担过高，而另一颗负担很少的情况，无法发挥最大性能，更糟糕的是可能导致死机。
- J- a% W& s L4 G. z* _" i69中文之家 / 69 Chinese Nets新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛4 M- R+ f2 N. F% S. |# c, \
5 {4 {3 M% M) Z. U5 h! l
) n# B/ d5 [, r' [新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 16、NUMA技术
4 H& B2 |6 n. c* |+ ?1 V
u, q9 N& G" o" ] K- f----让心情一起飞扬 5 U3 X$ I- k v5 C* t6 r
新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛, h& i# d+ ~/ `; H P; _0 N6 u
NUMA即非一致访问分布共享存储技术，它是由若干通过高速专用网络连接起来的独立节点构成的系统，各个节点可以是单个的CPU或是SMP系统。在NUMA中，Cache 的一致性有多种解决方案，需要操作系统和特殊软件的支持。图2中是Sequent公司NUMA系统的例子。这里有3个SMP模块用高速专用网络联起来，组成一个节点，每个节点可以有12个CPU。像Sequent的系统最多可以达到64个CPU甚至256个CPU。显然，这是在SMP的基础上，再用NUMA的技术加以扩展，是这两种技术的结合。
3 G0 C, Q% {; U# |$ l& O8 U----让心情一起飞扬
: Z- E: r0 }! O) h4 k新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛
2 U' C9 @) q5 e3 G; @/ vwww.69699.org
& E$ ]9 X4 R8 m# A# U3 V7 d. d69中文之家 / 69 Chinese Nets 17、乱序执行技术
: n. |" m+ a. {( \6 \" X3 k* B新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛
( [$ K8 ]$ r& s3 P新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛3 E2 ~% l& ^* m. }
F% t! h( ?5 o; `新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 乱序执行（out-of-orderexecution），是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，然后由重新排列单元将各执行单元结果按指令顺序重新排列。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。分枝技术：（branch）指令进行运算时需要等待结果，一般无条件分枝只需要按指令顺序执行，而条件分枝必须根据处理后的结果，再决定是否按原先顺序进行。
4 t; ~3 R6 U( e3 j7 j, U69中文之家 / 69 Chinese Nets
$ l, d7 Y3 L, V) D& d% } 69中文之家 / 69 Chinese Nets5 `$ O- _) T: Q" o' r: ~. D- v) y
3 V/ E7 ]. |6 A5 Y4 K; N/ n$ L# @ 18、CPU内部的内存控制器 & f" t/ _ h g b
1 D- I* R. P6 T+ w$ { [69中文之家 / 69 Chinese Nets
$ a/ p, \% G; M7 V0 H新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛www.69699.org5 o% l4 p$ q4 Y( W! d
许多应用程序拥有更为复杂的读取模式（几乎是随机地，特别是当cache hit不可预测的时候），并且没有有效地利用带宽。典型的这类应用程序就是业务处理软件，即使拥有如乱序执行（out of order execution）这样的CPU特性，也会受内存延迟的限制。这样CPU必须得等到运算所需数据被除数装载完成才能执行指令（无论这些数据来自CPU cache还是主内存系统）。当前低段系统的内存延迟大约是120－150ns，而CPU速度则达到了3GHz以上，一次单独的内存请求可能会浪费200－300次CPU循环。即使在缓存命中率（cache hit rate）达到99％的情况下，CPU也可能会花50％的时间来等待内存请求的结束－ 比如因为内存延迟的缘故。
) |% [; t/ a* A! I% ewww.69699.org
9 \5 Q" k4 E9 X! e; Bwww.69699.org www.69699.org0 u# P+ S) }0 h: N1 u2 Z* `/ o
新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛8 i$ R1 D7 A. f) Q( u6 [2 t
你可以看到Opteron整合的内存控制器，它的延迟，与芯片组支持双通道DDR内存控制器的延迟相比来说，是要低很多的。英特尔也按照计划的那样在处理器内部整合内存控制器，这样导致北桥芯片将变得不那么重要。但改变了处理器访问主存的方式，有助于提高带宽、降低内存延时和提升处理器性能。新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛! x. v& t& _* `3 }4 n+ o1 f/ Z
新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛9 E3 r, f+ X: H& Y O. {
新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛4 X, Z* _% u6 ?- B7 b
1 ~. R/ A0 b0 U) t, U- d+ w! w/ [, A69中文之家 / 69 Chinese Nets 引用: 大家喜欢就多多支持我www.69699.org) P& B4 F% i8 ^& T- S/ H! r% x7 p
小贼哥。。给什么奖励/？
4 G$ v) O, \8 g3 q% V4 a! V5 {. i新闻,军事,休闲,美女,娱乐,影视,下载,文学,社区,BBS,论坛 [ 本帖最后由 axeil 于 2006-10-4 22:50 编辑 ]
|
